LA MINIMISATION DU POUVOIR DYNAMIQUE PAR DES CHANGEMENTS STRUCTURELS ET DES SEUILS

Zusatztext

Au cours de la dernière décennie, la conception de l'intégration à très grande échelle à faible consommation d'énergie et à haut rendement énergétique a été au centre d'une recherche et d'un développement actifs. L'évolution rapide de la technologie, la capacité d'intégration croissante et la dissipation de la puissance de fuite sont les facteurs qui contribuent à l'augmentation de la complexité de la conception VLSI moderne. La mise à l'échelle de la tension est l'un des moyens les plus efficaces pour réduire la puissance et l'énergie dans les circuits VLSI. En raison de la réduction de la tension de seuil, la vitesse de commutation devient plus rapide, le courant de fuite actif est augmenté. Une technique de gestion dynamique du courant de fuite actif, qui réduit la dissipation d'énergie dans les circuits VLSI sur différents circuits de différents niveaux de complexité, est nécessaire. Au fur et à mesure que la technologie évolue vers le régime de la technologie submicronique profonde, la puissance de fuite sous le seuil augmente de manière exponentielle avec la réduction de la tension de seuil. Par conséquent, des techniques efficaces de minimisation des fuites et de la puissance dynamique deviennent nécessaires.

Autorenportrait

Dr. Dayadi. Lakshmaiah, professor in elektronica en communicatietechniek, is momenteel verbonden aan het Sri Indu Institute of Engineering and Technology, Hyderabad, India. Hij heeft zijn doctoraat behaald aan JNTUK, kakinada. Hij studeerde M.Tech JNTU anantapur (campus),Hij ontving zijn B.Tech van National Institute of Technology Warangal (RECW).

Weitere Details